IBM enthüllt behauptete 0,7 nm 'sub‑1 nm' Chip‑Technik mit 3D 'nanostack' Transistoren

GG-Brief-Redaktion · KI-unterstützt, Quelle zugeordnet

IBM hat eine behauptete sub-1 nm Chip‑Technologie bei einem 0,7 nm (7 Å) Node angekündigt, die eine neue dreidimensionale 'nanostack' Transistorarchitektur verwendet. Das Unternehmen sagt, das Design könne fast 100 Milliarden Transistoren auf einem fingernagelgroßen Chip unterbringen. Branchenbeobachter weisen darauf hin, dass Node‑Bezeichnungen zwischen Herstellern nicht direkt vergleichbar sind und Fragen zur Herstellbarkeit, zu Kosten und zu Zeitplänen bestehen.

• IBM behauptet einen 0,7 nm 'sub‑1 nm' Node mit einem 3D‑'nanostack' Transistordesign
• Das Unternehmen sagt, auf einem fingernagelgroßen Chip passen etwa 100 Milliarden Transistoren
• Die Bezeichnung von Nodes variiert zwischen Herstellern; direkte Vergleiche sind unzuverlässig
• TSMC und Intel entwickeln ihre eigenen Nodes weiter, während kommerzielle GPUs derzeit Silizium der 4 nm‑Klasse verwenden